Verlag des Forschungszentrums Jülich
JUEL-3535 Die Entwicklung der Mikroelektronik führt zu immer kleineren Bauelementen, wofür
kleinere Strukturgrößen benötigt werden. Es ist abzusehen, daß die herkömmliche
Methode, die optische Lithographie, bei lateralen Strukturgrößen von ca. 100nm an ihre
Auflösungsgrenzen stößt. Um diese Limitation zu umgehen, wurden im Rahmen dieser Arbeit
zwei MOSFET-Konzepte mit vertikalem Layout untersucht. Beim ersten Konzept, dem VOXFET,
wird der aktive Teil des Transistors mittels selektiver Epitaxie in Fenster in einem
Oxid/Polysilizium/Oxid-Schichtstapel eingewachsen, dessen senkrechte Flanken mit dem
Gateoxid ausgekleidet sind. Das Polysilizium, welches als Gateelektrode dient, wird vor
dem Gateoxid erzeugt. Danach erst erfolgt die Epitaxie und somit die Erzeugung des
Kanalgebietes. Beim VFET-Konzept erfolgt die selektive Epitaxie in eine Oxidmaske, die
nach der Epitaxie entfernt wird. Daran anschließend wird das Gateoxid erzeugt und
Polysilizium als Gateelektrode deponiert. Der VOXFET erreicht bei Kanallängen von 135nm
und einer Gateoxiddicke von 12nm eine Steilheit von 100mS/mm, der VFET hingegen erreicht
mit einer Kanallänge von 200nm und einer Oxiddicke von 8nm eine Steilheit von 135mS/mm.
Um das Problem des Memoryeffektes in der LPCVD zu umgehen wurden erste Untersuchungen zum
Quasiselektiven Wachstum in der MBE durchgeführt.
Moers, Jürgen
Entwicklung und Charakterisierung vertikaler Silizium-Feldeffekttransistoren auf der Basis selecktiver Epitaxie
121 S., 1998
Neuerscheinungen
Schriften des Forschungszentrums Jülich
Ihre Ansprechperson
Heike Lexis
+49 2461 61-5367
zb-publikation@fz-juelich.de